Pfad: Home ==> Mikrobeginner ==> Instruktionsliste This page in English (external):

Liste der Instruktionen in AVR-Assembler

Berechnen	Sprünge	Kopieren	Bits	Controller

Arithmetische und logische Operationen

Mnemonic	Parameter		Beschreibung	Englisch	Aktion	Flaggen	Clk	Einschränkungen	Worte
Mnemonic	1	2	Beschreibung	Englisch	Aktion	Flaggen	Clk	Einschränkungen	Worte
ADD	Rx	Ry	Addiere	Add	Rx <= Rx + Ry + C	Z,C,N,V,S,H	1		1
ADC	Rx	Ry	Addiere mit Überlauf	Add with Carry	Rx <= Rx + Ry + C	Z,C,N,V,S,H	1		1
ADIW	RdL	K	Addiere Konstante zu Wort	Add Immediate Word	RdH:RdL <= RdH:RdL + K	Z,C,N,V,S	2	RdL=24/26/28/30 K: 0 bis 63	1
SUB	Rx	Ry	Subtrahiere	Subtract	Rx <= Rx - Ry	Z,C,N,V,S,H	1		1
SUBI	Rh	K	Subtrahiere Konstante	Sub Immediate	Rh <= Rh - K	Z,C,N,V,S,H	1	R: 16 bis 31	1
SBC	Rx	Ry	Subtrahiere Register mit Überlauf	Sub with Carry	Rx <= Rx - Ry - C	Z¹,C,N,V,S,H	1		1
SBCI	Rh	K	Subtrahiere Konstante mit Überlauf	Sub with Carry Immediate	Rh <= Rh - K - C	Z¹,C,N,V,S,H	1	R: 16 bis 31	1
CP	Rx	Ry	Vergleiche	Compare	Rx - Ry	Z,C,N,V,S,H	1		1
CPC	Rx	Ry	Vergleiche mit Überlauf	Compare with Carry	Rx - Ry - C	Z¹,C,N,V,S,H	1		1
CPI	Rh	K	Vergleiche mit Konstante	Compare Immediate	Rx - K	Z,C,N,V,S,H	1	R: 16 bis 31 K: 0 bis 255	1
SBIW	RdL	K	Subtrahiere Konstante von Wort	Subtract Immediate Word	RdH:RdL <= RdH:RdL - K	Z,C,N,V,S	2	RdL=24/26/28/30 K: 0 bis 63	1
AND	Rx	Ry	Binäres UND	And	Rx <= Rx UND Ry	Z,N,V,S	1		1
ANDI	Rh	K	Binäres UND mit Konstante	And Immediate	Rh <= Rh UND K	Z,N,V,S	1	R: 16 bis 31 K: 0 bis 255	1
OR	Rx	Ry	Binäres ODER	Or	Rx <= Rx ODER Ry	Z,N,V,S	1		1
ORI	Rh	K	Binäres ODER mit Konstante	Or Immediate	Rh <= Rh ODER K	Z,N,V,S	1	R: 16 bis 31 K: 0 bis 255	1
EOR	Rx	Ry	Exklusiv-ODER	Exclusive Or	Rx <= Rx EXOR Ry	Z,N,V,S	1		1
COM	Rx		Einerkomplement	Complement	Rx <= 255 - Rx	Z,C,N,V,S	1		1
NEG	Rx		Zweierkomplement	Two's compleement	Rx <= 256 - Rx	Z,C,N,V,S,H	1		1
SBR	Rh	K	Setze Bits in Konstante K	Set bits in register	Rh <= Rh ODER K	Z,N,V,S	1	R: 16 bis 31 K: 0 bis 255	1
CBR	Rh	K	Lösche Bits in Konstante K	Clear bits in register	Rh <= Rh UND (NEG K)	Z,N,V,S	1	R: 16 bis 31 K: 0 bis 255	1
INC	Rx		Erhöhe um Eins	Increase	Rx <= Rx + 1	Z,N,V,S	1		1
DEC	Rx		Vermindere um Eins	Decrease	Rx <= Rx - 1	Z,N,V,S	1		1
TST	Rx		Prüfe auf Null	Test zero	Rx <= Rx ODER Rx	Z,N,V,S	1		1
CLR	Rx		Lösche alle Bits	Clear	Rx <= 0	Z,N,V,S	1		1
SER	Rh		Setze alle Bits	Set register	Rh <= 255	-	1	R: 16 bis 31	1
MUL	Rx	Ry	Multipliziere 8 Bits	Multiply	R1:R0 <= Rx * Ry	Z,C	2		1
MULS	Rx	Ry	Multipliziere mit Vorzeichen	Multiply signed	R1:R0 <= Rx * Ry	Z,C	2	Rx,Ry: 16 bis 31	1
MULSU	Rx	Ry	Multipliziere ohne und mit Vorzeichen	Multiply signed/unsigned	R1:R0 <= Rx * Ry	Z,C	2	Rx,Ry: 16 bis 31	1
FMUL	Rx	Ry	Fließkomma-Multiplikation	Float multiply	R1:R0 <= Rx * Ry	Z,C	2	Rx,Ry: 16 bis 23	1
FMULS	Rx	Ry	Fließkomma-Multiplikation mit Vorz.	Float multiply signed	R1:R0 <= Rx * Ry	Z,C	2	Rx,Ry: 16 bis 23	1
FMULSU	Rx	Ry	Fließkomma-Multiplikation ohne und mit Vorzeichen	Float multiply signed/unsigned	R1:R0 <= Rx * Ry	Z,C	2	Rx,Ry: 16 bis 23	1
DES	K		Datenver- und Entschlüsselung	Data encryption standard	(R7:R0, R15:R8)	-	1/2	(nur MEGA/XMEGA), K<16	1

¹: Z-Flagge bleibt nur gesetzt, wenn das Ergebnis bei der aktuellen Operation Null ist UND bei der vorherigen Operation ebenfalls gesetzt war (ermöglicht 16-Bit-Vergleiche).

Berechnen	Sprünge	Kopieren	Bits	Controller

Sprunginstruktionen

Mnemonic	Parameter		Beschreibung	Englisch	Aktion	Flaggen	Clk	Einschränkungen	Worte
Mnemonic	1	2	Beschreibung	Englisch	Aktion	Flaggen	Clk	Einschränkungen	Worte
RJMP	K		Relativer Sprung	Relative jump	(PC) <= (PC) +/- K	-	2	K: -2048 bis 2047	1
IJMP			Indirekter Sprung	Indirect jump	(PC) <= Z	-	2		1
EIJMP			Erweiterter Indirekter Sprung	Extended indirect jump	(PC) <= EIND + Z	-	2	(nur XMEGA)	1
JMP	K		Weitsprung	Wide jump	(PC) <= K	-	3	K: 0 bis 65535	2
RCALL	K		Relativer Aufruf	Relative call	(Stack) <= (PC) (PC) <= (PC) +/- K	-	2/3/4	K: -2048 bis 2047	1
ICALL			Indirekter Aufruf	Indirect call	(Stack) <= (PC) (PC) <= Z	-	2/3/4		1
EICALL			Erweiterter Indirekter Aufruf	Extended indirect call	(Stack) <= (PC) (PC) <= EIND+Z	-	3/4		1
CALL	K		Weitaufruf	Wide call	(Stack) <= (PC), (PC) <= K	-	3/4/5		2
RET			Rückkehr vom Aufruf	Return	(PC) <= (Stack)	-	4		1
RETI			Rückkehr Interrupt Service	Return from interrupt	(PC) <= (Stack) I <= 1	-	4		1
CPSE	Rx	Ry	Überspringe bei Gleich	Compare and skip if equal	Rx=Ry: (PC) <= (PC + 1)	-	2/3		1
SBRC	Rx	B	Überspringe bei Registerbit Null	Skip if bit in register is clear	(Bit)=0: (PC) <= (PC+1)	-	2/3		1
SBRS	Rx	B	Überspringe bei Registerbit Eins	Skip if bit in register is set	(Bit)=1: (PC) <= (PC+1)	-	2/3		1
SBIC	PL	B	Überspringe bei Portbit Null	Skip if I/O bit is clear	(Bit)=0: (PC) <= (PC+1)	-	2/3		1
SBIS	PL	B	Überspringe bei Portbit Eins	Skip if I/O bit is set	(Bit)=1: (PC) <= (PC+1)	-	2/3		1
BRBS	K	B	Springe relativ wenn Bit im SREG Eins	Branch if bit in status register is set	(SREG-Bit=1): (PC) <= (PC) +/- K	-	1/2	K: -63 bis +64	1
BRBC	K	B	Springe relativ wenn Bit im SREG Null	Branch if bit in status register is clear	(SREG-Bit=0): (PC) <= (PC) +/- K	-	1/2	K: -63 bis + 64	1
BREQ	K		Springe relativ wenn Z-Bit im SREG Eins	Branch if eqal	(SREG-Z=1): (PC) <= (PC) +/- K	-	1/2	K: -63 bis + 64	1
BRNE	K		Springe relativ wenn Z-Bit im SREG Null	Branch if not equal	(SREG-Z=0): (PC) <= (PC) +/- K	-	1/2	K: -63 bis + 64	1
BRCS	K		Springe relativ wenn C-Bit im SREG Eins	Branch if carry set	(SREG-C=1): (PC) <= (PC) +/- K	-	1/2	K: -63 bis + 64	1
BRCC	K		Springe relativ wenn C-Bit im SREG Null	Branch if carry clear	(SREG-C=0): (PC) <= (PC) +/- K	-	1/2	K: -63 bis + 64	1
BRSH	K		Springe relativ wenn C-Bit im SREG Null	Branch if same or higher	(SREG-C=0): (PC) <= (PC) +/- K	-	1/2	K: -63 bis + 64	1
BRLO	K		Springe relativ wenn C-Bit im SREG Eins	Branch if lower	(SREG-C=1): (PC) <= (PC) +/- K	-	1/2	K: -63 bis + 64	1
BRMI	K		Springe relativ wenn N-Bit im SREG Eins	Branch if minus	(SREG-N=1): (PC) <= (PC) +/- K	-	1/2	K: -63 bis + 64	1
BRPL	K		Springe relativ wenn N-Bit im SREG Null	Branch if plus	(SREG-N=1): (PC) <= (PC) +/- K	-	1/2	K: -63 bis + 64	1
BRGE	K		Springe relativ wenn S-Bit im SREG Null	Branch if greater or equal	(SREG-S=0): (PC) <= (PC) +/- K	-	1/2	K: -63 bis + 64	1
BRLT	K		Springe relativ wenn S-Bit im SREG Eins	Branch if less than	(SREG-S=1): (PC) <= (PC) +/- K	-	1/2	K: -63 bis + 64	1
BRHS	K		Springe relativ wenn H-Bit im SREG Eins	Branch if half carry set	(SREG-H=1): (PC) <= (PC) +/- K	-	1/2	K: -63 bis + 64	1
BRHC	K		Springe relativ wenn H-Bit im SREG Null	Branch if half carry clear	(SREG-H=0): (PC) <= (PC) +/- K	-	1/2	K: -63 bis + 64	1
BRTS	K		Springe relativ wenn T-Bit im SREG Eins	Branch if T flag set	(SREG-T=1): (PC) <= (PC) +/- K	-	1/2	K: -63 bis + 64	1
BRTC	K		Springe relativ wenn T-Bit im SREG Null	Branch if T flag clear	(SREG-T=0): (PC) <= (PC) +/- K	-	1/2	K: -63 bis + 64	1
BRVS	K		Springe relativ wenn V-Bit im SREG Eins	Branch if overflow set	(SREG-V=1): (PC) <= (PC) +/- K	-	1/2	K: -63 bis + 64	1
BRVC	K		Springe relativ wenn V-Bit im SREG Null	Branch if overflow clear	(SREG-V=0): (PC) <= (PC) +/- K	-	1/2	K: -63 bis + 64	1
BRIE	K		Springe relativ wenn I-Bit im SREG Eins	Branch if I flag enabled	(SREG-I=1): (PC) <= (PC) +/- K	-	1/2	K: -63 bis + 64	1
BRID	K		Springe relativ wenn I-Bit im SREG Null	Branch if I flag disabled	(SREG-I=0): (PC) <= (PC) +/- K	-	1/2	K: -63 bis + 64	1

Berechnen	Sprünge	Kopieren	Bits	Controller

Datenkopier-Instruktionen

Mnemonic	Parameter		Beschreibung	Englisch	Aktion	Flaggen	Clk	Einschränkungen	Worte
Mnemonic	1	2	Beschreibung	Englisch	Aktion	Flaggen	Clk	Einschränkungen	Worte
MOV	Rx	Ry	Register Kopieren	Move register	Rx <= Ry	-	1		1
MOVW	Rx	Ry	Registerpaar kopieren	Move word	Rx+1:Rx <= Ry+1:Ry	-	1	Rx, Ry: gerade	1
LDI	Rh	K	Konstante in Register	Load immediate	Rh <= K	-	1	R: 16 bis 31 K: 0 bis 255	1
LDS	Rh	A	SRAM in Register	Load direct from data space	Rx <= (SRAM-A)	-	2/3/4	R: 16 bis 31	2
LD	Rx	X	SRAM Adresse X in Register	Load indirect from address X	Rx <= (X)	-	2/3/4		1
LD	Rx	X+	SRAM Adresse X in Register mit Inkrement	Load indirect from address X and increment	Rx <= (X) X = X + 1	-	2/3		1
LD	Rx	-X	Dekrement X und SRAM X in Register	Decrement and load from address X	X = X - 1 Rx <= (X)	-	2/3/4		1
LD	Rx	Y	SRAM Adresse Y in Register	Load indirect from address Y	Rx <= (Y)	-	2/3/4		1
LD	Rx	Y+	SRAM Adresse Y in Register mit Inkrement	Load indirect from address Y and increment	Rx <= (Y) Y = Y + 1	-	2/3		1
LD	Rx	-Y	Dekrement Y und SRAM Y in Register	Decrement and load from address Y	Y = Y - 1 Rx <= (Y)	-	2/3/4		1
LDD	Rx	Y+K	SRAM Adresse (Y+K) in Register	Load indirect from address Y with displacement	Rx <= (Y+K)	-	2/3	K: 0 bis 63	1
LD	Rx	Z	SRAM Adresse Z in Register	Load indirect from address Z	Rx <= (Z)	-	2/3/4		1
LD	Rx	Z+	SRAM Adresse Z in Register mit Inkrement	Load indirect from address Z and increment	Rx <= (Z), Z = Z + 1	-	2/3		1
LD	Rx	-Z	Dekrement Z und SRAM Z in Register	Decrement and load indirect from address Z	Z = Z - 1, Rx <= (Z)	-	2/3/4		1
LDD	Rx	Z+K	SRAM Adresse Z+K in Register	Load indirect from address Z with displcement	Rx <= (Z+K)	-	2/3	K: 0 bis 63	1
STS	A	Rh	Register in SRAM	Store direct in data space	(SRAM-A) <= Rx	-	2/3/4	R: 16 bis 31	2
ST	X	Rx	Register in SRAM Adresse X	Store indircet at address X	(X) <= Rx	-	2/3/4		1
ST	X+	Rx	Register in SRAM Adresse X mit Inkrement	Store indirect at address X and increment	(X) <= Rx X = X + 1	-	2/3		1
ST	-X	Rx	Dekrement X und Register in SRAM X	Decrement and store indirect at address X	X = X - 1 (X) <= Rx	-	2/3/4		1
ST	Y	Rx	Register in SRAM Adresse Y	Store indirect at address Y	(Y) <= Rx	-	2/3/4		1
ST	Rx	Y+	Register in SRAM Adresse Y mit Inkrement	Store indirect at address Y and increment	(Y) <= Rx Y = Y + 1	-	2/3		1
ST	Rx	-Y	Dekrement Y und Register in SRAM Y	Decrement and store indirect at address Y	Y = Y - 1 (Y) <= Rx	-	2/3/4		1
STD	Y+K	Rx	Register in SRAM Adresse Y+K	Store indirect at address Y with displacement	(Y+K) <= Rx	-	2/3	K: 0 bis 63	1
ST	Z	Rx	Register in SRAM Adresse Z	Store indirect at address Z	(Z) <= Rx	-	2/3/4		1
ST	Z+	Rx	Register in SRAM Adresse Z mit Inkrement	Store indirect at address Z and increment	(Z) <= Rx Z = Z + 1	-	2/3		1
ST	-Z	Rx	Dekrement Z und Register in SRAM Z	Decrement and store indirect at address Z	Z = Z - 1 (Z) <= Rx	-	2/3/4		1
STD	Z+K	Rx	Register in SRAM Adresse Z+K	Store indirect at address Z with displacement	(Z+K) <= Rx	-	2/3	K: 0 bis 63	1
LPM			Flashspeicher Adresse (Z) in Register R0	Load from program memory	R0 <= (Flash Z)	-	3		1
LPM	Rx	Z	Flashspeicher Adresse (Z) in Register	Load register from program memory	Rx <= (Flash Z)	-	3		1
LPM	Rx	Z+	Flashspeicher Adresse (Z) in Register, Inkrement	Load register from program memory and increment	Rx <= (Flash Z) Z = Z + 1	-	3		1
ELPM			Erweiterte Flash-Adresse (Z) in Register R0	Extended load from program memory	R0 <= (Flash Z)	-	3		1
ELPM	Rx	Z	Erweiterte Flash-Adresse (Z) in Register	Extended load register from program memory	Rx <= (Flash Z)	-	3		1
ELPM	Rx	Z+	Erw. Flash-Adresse (Z) in Register, Inkrement	Extended load register from program memory and increment	Rx <= (Flash Z) Z = Z + 1	-	3		1
SPM			Wort R1:R0 in Flashspeicher Z	Store in program memory	(Flash Z) <= R1:R0	-	N		1
SPM	Z+		Wort R1:R0 in Flashspeicher (Z), Inkrement	Store in program memory at address Z and increment	(Flash Z) <= R1:R0 Z = Z + 1	-	N		1
IN	Rx	P	Port in Register	Load register from port	Rx <= P	-	1		1
OUT	P	Rx	Register in Port	Store register in port	P <= Rx	-	1	P: 0..63	1
PUSH	Rx		Register auf Stapel	Push register to stack	(Stack) <= Rx SP = SP - 1	-	2	P: 0..63	1
POP	Rx		Stapel in Register	Pop register from stack	Rx <= (Stack) SP = SP + 1	-	2		1
XCH	Z	Rx	Tausche Inhalt Register und SRAM Z	Exchange register and data storage at Z	Rx <=> (Z)	-	1		1
LAS	Z	Rx	ODER Register mit SRAM (Z) und tausche	Load and set	Rx <= Rx ODER (Z) (Z) <=> Rx	-	1		1
LAC	Z	Rx	UND Komplement Register mit SRAM (Z) nach SRAM (Z)	Load and clear	Rx <= (255-Rx) UND (Z) (Z) <=> Rx	-	1		1
LAT	Z	Rd	XOR Register mit SRAM (Z) und tausche	Load and toggle	Rx EXOR (Z) Rx <=> (Z)	-	1		1

Berechnen	Sprünge	Kopieren	Bits	Controller

Bit-Operationen

Mnemonic	Parameter		Beschreibung	Englisch	Aktion	Flaggen	Clk	Einschränkungen	Worte
Mnemonic	1	2	Beschreibung	Englisch	Aktion	Flaggen	Clk	Einschränkungen	Worte
LSL	Rx		Logisches Linksschieben	Logical shift left	Rx <= Rx * 2	Z,C,N,V,H	1		1
LSR	Rx		Logisches Rechtsschieben	Logical shift right	Rx <= Rx / 2	Z,C,N,V	1		1
ROL	Rx		Binäres Linksrotieren über C	Rotate left	Rx <= Rx * 2 mit Bit 0 = C/C = Bit 7	Z,C,N,V,H	1		1
ROR	Rx		Binäres Rechtsrotieren über C	Rotate right	Rx <= Rx / 2 mit Bit 7 = C/C = Bit 0	Z,C,N,V	1		1
ASR	Rx		Arithmetisches Rechtsschieben	Arithmetical shift right	Rx <= Rx(6:0) / 2, Bit 6 = 0	Z,C,N,V	1		1
SWAP	Rx		Vertausche oberes und unteres Nibble	Swap nibbles	Rx <= (7:4) <=> (3:0)	-	1		1
BSET	B		Setze Bit im SREG	Set bit in status register	SREG <= SREG ODER (1<<B)	-	1	B: 0 bis 7	1
BCLR	B		Lösche Bit im SREG	Clear bit in register	SREG <= SREG UND (255-(1<<B))	-	1	B: 0 bis 7	1
SBI	PL	B	Setze Bit im Port	Set bit I/O	PL <= PL ODER (1<<B)	-	2		1
CBI	PL	B	Lösche Bit im Port	Clear bit I/O	PL <= PL UND (255-(1<<B))	-	2		1
BST	Rx	B	Registerbit in T	Bit store in T flag	SREG-T <= Rx-Bit B	T	1	B: 0 bis 7	1
BLD	Rx	B	T in Registerbit	Bit load from T flag	Rx-Bit B <= T	-	1	B: 0 bis 7	1
SEC			SREG C setzen	Set flag C in status register	SREG-Bit C <= 1	C	1		1
CLC			SREG C löschen	Clear flag C in status register	SREG-Bit C <= 0	C	1		1
SEN			SREG N setzen	Set flag N in status register	SREG-Bit N <= 1	N	1		1
CLN			SREG N löschen	Clear flag N in status register	SREG-Bit N <= 0	N	1		1
SEZ			SREG Z setzen	Set flag Z in status register	SREG-Bit Z <= 1	Z	1		1
CLZ			SREG Z löschen	Clear flag Z in status register	SREG-Bit Z <= 0	Z	1		1
SEI			SREG I setzen	Set flag I in status register	SREG-Bit I <= 1	I	1		1
CLI			SREG I löschen	Clear flag I in status register	SREG-Bit I <= 0	I	1		1
SES			SREG S setzen	Set flag S in status register	SREG-Bit S <= 1	S	1		1
CLS			SREG S löschen	Clear flag S in status register	SREG-Bit S <= 0	S	1		1
SEV			SREG V setzen	Set flag V in status register	SREG-Bit V <= 1	V	1		1
CLV			SREG V löschen	Clear flag V in status register	SREG-Bit V <= 0	V	1		1
SET			SREG T setzen	Set flag T in status register	SREG-Bit T <= 1	T	1		1
CLT			SREG T löschen	Clear flag T in status register	SREG-Bit T <= 0	T	1		1
SEH			SREG H setzen	Set flag H in status register	SREG-Bit H <= 1	H	1		1
CLH			SREG H löschen	Clear flag H in status register	SREG-Bit H <= 0	H	1		1

Berechnen	Sprünge	Kopieren	Bits	Controller

Controller-Instruktionen

Mnemonic	Parameter		Beschreibung	Englisch	Aktion	Flaggen	Clk	Einschränkungen	Worte
Mnemonic	1	2	Beschreibung	Englisch	Aktion	Flaggen	Clk	Einschränkungen	Worte
BREAK			Ausführung stoppen, Kontrolle an Debugger	Break execution		-	1		1
NOP			Nichts tun	No operation		-	1		1
SLEEP			Schlafen	Sleep		-	1		1
WDR			Watchdog rücksetzen	Watch dog reset	WDR-Zähler <= 0	-	1		1